對數放大器AD8310的介紹

果需要反向終端，ad8310的輸出應與之串聯，圖4為驅動電纜時的輸出響應，這時負載上的斜率可達到12mv/db。有時它也用于驅動無遠程終端的電纜，但此時的對數斜率不可能再降低。 內部為直流耦合的ad8310很適合那些需要對直流輸入進行處理的一些特殊場合，但為保證第一級的適當偏置，ad8310的差動輸入必須高于2v，這超過了com的電位。通常，ad8310的輸入信號都是以地為參考的單邊信號，因此必須為信號供參考點的轉變和單端到差動的轉換，從而使其正確驅動ad8310的輸入。圖5是一種如何利用ad8138差動放大器來實現以中值電壓為參考的參考點的轉變和單端到差動的轉換電路。該電路由4個499ω的電阻建立了一個增益整體。當在ad8138的vcom管腳加以2.5v（可由參考電壓的電阻分壓獲得）電壓時，ad8138可輸出2.5v的共模電壓，其差動輸出可直接用來驅動ad8310的1.1kω的輸入阻抗。此時，必須對ad8138的失調電壓進行調整。若在oflf管腳加以1.9v左右的理論電壓，ad8310內部的失調補償電路就會失去作用。因此，對ad8138的偏置調整可同時調整兩個器件的失調電壓。調整的過程是把

12b雙通道高速A/D轉換器AD9238的原理及應用

reft和refb分別提供了內部正負差分電壓參考。 他們定義了adc內核的電壓范圍，有關的關系如下： 內部電壓參考（vref）的范圍是0．5～1．0 v，按照上述關系，外部電壓輸入范圍為1．0～2．0 v。當ad9238工作在最大的輸入范圍時(2vp-p模式時），可以獲得最大的rsn（信噪比）性能，當工作在1vp-p模式時，rsn會下降3 db。 如前所述，ad9238可以采用單端或者差分模擬輸入。當工作在差分輸入模式時，會有比較好的性能。這時建議采用ad公司的差分運放ad8138作為adc的驅動芯片。當ad9238工作在單端輸入模式時，adc的性能會有所下降（如sfdr和s nr指標），但是比較適合低成本的應用，這時還是可以保證比較好的性能。 3．2時鐘信號 高速的adc對時鐘的占空比很敏感，一般來說需要有50％（±5％）的占空比。ad9238給每個通道單獨提供時鐘（管腳clk＿a和clk＿b），當2個通道的采樣時鐘同頻同相時會有比較好的性能，當2個通道不同步時性能會有所下降。 ad9238-65內部有

ADC信噪比的分析及高速高分辨率ADC電路的實現

定的諧波失真外，還存在主要集中在低頻段的1／f噪聲和較寬頻帶內的白噪聲。這些噪聲和諧波失真都降低了運放的信噪比snr和有效位數enob。當運放的snr不明顯優于甚至低于adc的snr時，它帶來的噪聲是不容忽視的，對于高分辨率adc電路，甚至是不能接受的。而作為無源器件的變壓器，一般認為它的噪聲和諧波失真是微乎其微、可以忽略的。因此，本電路的輸入電路采用變壓器交流耦合方式，選用mini-circuits公司的變壓器t4-6t。 為進行比較，同時也提供運放直流耦合方式，采用adi公司的低噪運放ad8138。根據ad8138的關參數，計算得到的ad8138輸出的總諧波失真和熱噪聲之和大于1lsb。該指標可能導致無法滿足電路熱噪聲不大于1．50lsb的設計要求，并帶來更大的諧波失真。因此可預知，采用ad8138時，adc電路的有效位數enob會比采用變壓器時的有效位數enob有所下降，甚至達不到設計要求。 2．1．3 adc輸出電路 adc的模擬輸入和數據輸出之間存在少量的寄生電容，adc數據輸出線上的噪聲會通過這些寄生電容耦合到模擬輸入端，導致adc的snr和有效位數enob下降。為解決這一問

ADC信噪比的分析及高速高分辨率ADC電路實現

有一定的諧波失真外，還存在主要集中在低頻段的1／f噪聲和較寬頻帶內的白噪聲。這些噪聲和諧波失真都降低了運放的信噪比snr和有效位數enob。當運放的snr不明顯優于甚至低于adc的snr時，它帶來的噪聲是不容忽視的，對于高分辨率adc電路，甚至是不能接受的。而作為無源器件的變壓器，一般認為它的噪聲和諧波失真是微乎其微、可以忽略的。因此，本電路的輸入電路采用變壓器交流耦合方式，選用mini-circuits公司的變壓器t4-6t。 為進行比較，同時也提供運放直流耦合方式，采用adi公司的低噪運放ad8138。根據ad8138的關參數，計算得到的ad8138輸出的總諧波失真和熱噪聲之和大于1lsb。該指標可能導致無法滿足電路熱噪聲不大于1．50lsb的設計要求，并帶來更大的諧波失真。因此可預知，采用ad8138時，adc電路的有效位數enob會比采用變壓器時的有效位數enob有所下降，甚至達不到設計要求。 2．1．3 adc輸出電路 adc的模擬輸入和數據輸出之間存在少量的寄生電容，adc數據輸出線上的噪聲會通過這些寄生電容耦合到模擬輸入端，導致adc的snr和有效位數enob下降。為解決這一問

基于USB2.0總線的高速數據采集系統設計

主要是控制時序，時鐘分頻等。fifo主要是起著高速數據緩沖作用，當fifo半滿時，數據開始向usb主機發送。我們采用的是同步fifo，時鐘信號接ifclk，當fifo的/rd信號和/oe信號有效時，每個ifclk上升沿就輸出一個數據；當fifo的/wr信號有效時，ifclk上升沿就讀進一個數據。ad9238的20mhz時鐘信號是通過cpld分頻所得。當程序使能ad9238的/oeb_a和/oeb_b信號時，ad9238雙通道開始進行數據采集并向fifo寫數據。系統前端的調理電路采用的是ad公司的ad8138，該放大器具有較寬的模擬帶寬（320mhz,-3db,增益1），而且可以實現將單端輸入變成差分輸出的功能。此項功能在現代高速模數變換電路中非常有用，因為幾乎所有的高速a/d芯片都要求模擬信號為差分輸入，雖然部分芯片的手冊中提到對于單端輸入信號也可使用，但這樣一來會使a/d轉換結果的二次諧波增大，降低信噪比(snr)。ad8138很好的解決了這個問題，用戶可以很容易的將單端信號轉換成差分輸出而不必使用變壓器，并且它的輸入阻抗高達6mω，可以直接與輸入信號相連而省略隔離放大器，大大精簡了電路結構。圖

AD8138單端至差分轉換驅動AD7352的差分輸入

AD8138

易于使用的單端至差分轉換；可調輸出共模電壓；外部可調增益；低諧波失真：當5MHz負載達到800Ω時第2諧波94dBc，第3諧波小于－114dBc；當20MHz負載達到800Ω時第2諧波－87dBc，第3諧波85dBc；3dB帶寬為320MHz，G＝＋1；快速建立時間16ns達0.01%；轉換率150V/μs；超速傳動恢復時間為4ns；低輸入電壓噪聲為5nV/i；1mV典型失調電壓；電源范圍寬＋3～±5V；0.1dB增益平直度為40MHz；低功率5V時90mW；提供8引腳SOIC封裝

ADI推出無線通信應用16位ADC，信噪比達79dB

具有ad9446客戶所希望的寬帶寬、高速率、高線性度和低功耗。” ad9460和ad9461具有85dbfs的本底噪聲、79db的snr和16bit性能(微分線性誤差dnl為±0.5lsb時)。輸入頻率為170mhz時其優良的無雜散動態范圍(sfdr)為92db，當輸入頻率為250mhz時則為88db。這兩種adc都包含一個集成的輸入緩沖器以隔離adc的輸入，從而無需功耗達1w的外部緩沖器，這樣無論用變壓器還是放大器都很容易驅動adc。 當需要選擇用作信號放大或者從單端到差分轉換的輸入放大器時，ad8138和ad8139適合于以基帶輸入頻率(<100 mhz)驅動ad9460和ad9461，而ad8352適合以中頻采樣頻率(>100 mhz)工作性能優良的輸入放大器。ad9460和ad9461靈活的2～4vpp輸入電壓范圍允許設計工程師根據它們的采樣速率和輸入頻率優化snr和sfdr指標。 這兩種adc屬于具有優異的信號噪聲抑制功能力、高分辨率和高速采樣速率adc系列的新成員。該系列首款adc ad9446于去年5月發布并且于同年10月量產。 ad9460和ad9461 adc現在可提

煩勞高手推薦一個3.3V的AD

新決定還是用ad7452或7450又冥思苦想了一下午，決定還是用ad7452或ad7450，這是adi公司的兩個全差分adc芯片，后者速度更快一些。如圖adi7452中的圖34那樣，原始信號和有效信號的p-p值都是2*vref，這樣就不用再弄出個vref/2來接在負輸入端了。不知道兩位大牛覺得用該方法來處理雙極性信號可否？該資料上也提供了將單極或雙極性信號轉換成差分輸入的芯片，如圖29中的ad8138，但是查了這種片子還蠻貴的，好幾個美金呢。上午提問的那3個常識性的問題還請兩位大牛幫忙解答一下，不勝感激。

MSPS級的AD有沒有單輸入的？

沒有單端輸入的，只有差分輸入的使用ad8138完成單端轉差分的任務