-
-
- 手機(jī)版
-
- 芯視頻 APP
-
- 微信公眾號(hào)
-
- 維庫(kù)官方抖音
-
- 微信頭條號(hào)
-
- |
-
- |
- |
- |
pga 邏輯切片中轉(zhuǎn)換時(shí)不改變下游邏輯和互聯(lián)的順序元件（即“轉(zhuǎn)換”）。該軟件生成的時(shí)鐘啟用邏輯會(huì)自動(dòng)關(guān)閉邏輯切片級(jí)不必要的活動(dòng)，避免關(guān)閉整個(gè)時(shí)鐘網(wǎng)絡(luò)，這樣可以節(jié)省大量的功耗。 生產(chǎn)力更高，性能更強(qiáng) ise 12 設(shè)計(jì)套件的高級(jí)設(shè)計(jì)保存功能使設(shè)計(jì)人員能夠通過(guò)可重復(fù)使用的時(shí)序結(jié)果快速實(shí)現(xiàn)設(shè)計(jì)時(shí)序收斂。設(shè)計(jì)人員不僅能將設(shè)計(jì)方案進(jìn)行分區(qū)，集中精力滿足關(guān)鍵模塊所需的時(shí)序功能，而且還可在進(jìn)行其他部分的設(shè)計(jì)工作時(shí)將這些模塊鎖定，以保存其布局布線。為推出即插即用型 fpga 設(shè)計(jì)，賽靈思正對(duì)開(kāi)放式 abma 4 axi4 互聯(lián)協(xié)議上的 ip 接口進(jìn)行標(biāo)準(zhǔn)化，這既簡(jiǎn)化了賽靈思及第三方供應(yīng)商提供的 ip集成工作，同時(shí)最大限度地提高了系統(tǒng)性能。為了高效映射于 fpga 架構(gòu)，賽靈思還與 arm 公司共同定義了axi4、axi4-lite 和 axi4-stream 規(guī)范。 部分重配置降低成本 桑迪亞國(guó)家實(shí)驗(yàn)室 （sandia national laboratories.）嵌入式系統(tǒng)工程師 jonathon donaldson 指出：“部分重配置功能對(duì)太空應(yīng)用非常重要，它不僅能支持設(shè)備在軌‘升
能的各種i／o器件進(jìn)行接口，而擴(kuò)展并行總線則需要8根數(shù)據(jù)線、8—16位地址線、2～3位控制線，因此，采用spi總線接口可以簡(jiǎn)化電路設(shè)計(jì)，節(jié)省很多常規(guī)電路中的接口器件和i／0口線，提高設(shè)計(jì)的可靠性，使用spi總線可以增加應(yīng)用系統(tǒng)接口器件的種類，提高應(yīng)用系統(tǒng)的性能。 2 spi模塊的接口信號(hào)、時(shí)序要求及工作模式 2．1 內(nèi)部總線接口 在本設(shè)計(jì)中，內(nèi)部總線接口采用的是amba總線3．0協(xié)議，具有較好的可移植性和可復(fù)用性。spi是apb總線上的slave模塊。apb總線的時(shí)序完全遵照(abma specification)(rev 3．0)。因此此spi模塊支持3種dma操作，除了標(biāo)準(zhǔn)信號(hào)線外，還有3根與dma模塊連接的中斷請(qǐng)求信號(hào)線。 2．2 spi總線接口及時(shí)序 spi串行接口使用4條線可與多種標(biāo)準(zhǔn)外圍器件直接接口：串行時(shí)鐘線sclk，主機(jī)輸入／從機(jī)輸出數(shù)據(jù)線miso，主機(jī)輸出／從機(jī)輸人數(shù)據(jù)線mosi和低電平有效的從機(jī)選擇線ssn。sclk是主機(jī)時(shí)鐘線，為miso數(shù)據(jù)的發(fā)送和接收提供同步時(shí)鐘信號(hào)。 在正常工作的時(shí)候，主機(jī)的4個(gè)引腳應(yīng)和從機(jī)對(duì)應(yīng)的4個(gè)引腳分別相連。
pga 邏輯切片中轉(zhuǎn)換時(shí)不改變下游邏輯和互聯(lián)的順序元件（即“轉(zhuǎn)換”）。該軟件生成的時(shí)鐘啟用邏輯會(huì)自動(dòng)關(guān)閉邏輯切片級(jí)不必要的活動(dòng)，避免關(guān)閉整個(gè)時(shí)鐘網(wǎng)絡(luò)，這樣可以節(jié)省大量的功耗。 生產(chǎn)力更高，性能更強(qiáng) ise 12 設(shè)計(jì)套件的高級(jí)設(shè)計(jì)保存功能使設(shè)計(jì)人員能夠通過(guò)可重復(fù)使用的時(shí)序結(jié)果快速實(shí)現(xiàn)設(shè)計(jì)時(shí)序收斂。設(shè)計(jì)人員不僅能將設(shè)計(jì)方案進(jìn)行分區(qū)，集中精力滿足關(guān)鍵模塊所需的時(shí)序功能，而且還可在進(jìn)行其他部分的設(shè)計(jì)工作時(shí)將這些模塊鎖定，以保存其布局布線。為推出即插即用型 fpga 設(shè)計(jì)，賽靈思正對(duì)開(kāi)放式 abma 4 axi4 互聯(lián)協(xié)議上的 ip 接口進(jìn)行標(biāo)準(zhǔn)化，這既簡(jiǎn)化了賽靈思及第三方供應(yīng)商提供的 ip集成工作，同時(shí)最大限度地提高了系統(tǒng)性能。為了高效映射于 fpga 架構(gòu)，賽靈思還與 arm 公司共同定義了axi4、axi4-lite 和 axi4-stream 規(guī)范。 部分重配置降低成本 桑迪亞國(guó)家實(shí)驗(yàn)室嵌入式系統(tǒng)工程師 jonathon donaldson指出：“部分重配置功能對(duì)太空應(yīng)用非常重要，它不僅能支持設(shè)備在軌‘升級(jí)’，而且還能大幅減少對(duì)抗輻射非易失存儲(chǔ)器的需求，這種存儲(chǔ)器通常非
聯(lián)系人：
聯(lián)系方式：
