2.4576MHZ
99999
DIP/-
長方形4腳封裝
2.4576MHZ
41101
49L/-
大量現貨，提供一站式配單服務
2.4576MHZ
65286
-/21+
全新原裝現貨，長期供應，免費送樣
2.4576MHZ
2969
-/-
原裝熱賣
2.4576MHZ
48000
49L/24+
原裝現貨，可開專票，提供賬期服務
2.4576MHZ
60701
49L/24+
深圳原裝現貨，可看貨可提供拍照
2.4576MHZ
5000
49L/23+
優勢產品大量庫存原裝現貨
2.4576MHZ
9200
SMD/23+
只做原裝更多數量在途訂單
2.4576MHZ
200
-/NEW
全新原裝有保證誠信經營謀發展
2.4576MHZ
105000
5/23+
原廠代理 終端免費提供樣品
2.4576MHZ
8700
-/2023+
原裝現貨
2.4576MHZ
2000
49L/2024+
原廠原裝現貨庫存支持當天發貨
2.4576MHZ
45000
SMD/1808+
原裝正品,亞太區電子元器件分銷商
2.4576MHZ
105
-/2004
海外現貨,專注海外現貨20年
2.4576MHZ
**進口原裝現貨**
-/-
-
2.4576MHZ
14462
49L/N/A
原裝正品熱賣，價格優勢
2.4576MHZ
228000
NR/2017+
誠研翔科技，配單公司，可開增值稅發票
2.4576MHZ
65532
49L/25+
原裝認證有意請來電或QQ洽談
2.4576MHZ
88580
SMD/24+
原裝 低價優勢 配單十年
2.4576MHZ
86
5/2022+
原廠代理 終端免費提供樣品
穩定時間。ad7714具有3個差分模擬輸入(它也可以配置為5個準差分模擬輸入)以及差分基準輸入，可以對多達5個通道的系統實現信號調理和轉換。 2引腳定義及功能 dip封裝的ad7714如圖1。各引腳定義如下： 圖1 ad7714的封裝及其引腳 引腳1 sclk：串行時鐘。邏輯輸入端，外部串行時鐘加 至此端以存取來自ad7714的串行數據。 引腳2 mclkin：器件的主時鐘信號。可以用晶振或外部 時鐘提供。器件規定的時鐘輸入頻率為1mhz和2.4576mhz。 引腳3 mclkout：配合mclkin使用，當器件的主時鐘是晶振時，晶振跨接在mclkin 和mclkout引腳之間。 引腳4 pol：時鐘極性，邏輯輸入端。它決定了在與微控制器之間傳送數據時，串行時鐘應閑置為高電平還是低電平。pol為低，閑置為低，pol為高，閑置為高。 引腳5 sync：邏輯輸入端 ，當使用多個ad7714時，它用于數字濾波器和模擬調制器的同步。一般單個使用時都接高電平。 引腳6 reset：邏輯輸入端，低電平有效輸入，它把器件的控制邏輯、
σ adc都以表格形式提供有效分辨率和無噪聲分辨率值，從而易于比較權衡。 表1給出了一個adc的例子，包括雙極模式和單極輸入模式下的數據速率、噪聲、無噪聲分辨率，以及有效分辨率。24位的max11200 adc既可以測雙極輸入，也可以測單極輸入。它的工作電壓為2.7v~3.6v，基準電壓最高可以偏置到電源電壓。雙極值基于±3.6v的最大輸入范圍，而單極測量則基于0v~3.6v的輸入范圍。 設計者可以通過軟件，對max11200內部振蕩器編程，在較低的數據速率設置下為60hz抑制的2.4576mhz，或在較低數據速率下50hz抑制的2.048mhz。無論哪種數據速率，adc噪聲都相同。因此，獲得的無噪聲分辨率與有效分辨率值都是一樣的。你可以為一個55hz陷波濾波器采用外接振蕩器，可同時在50hz與60hz獲得好的抑制效果。 有效的雙極分辨率最大為24位，因為輸出的數據字長為24位。在三個最低的數據速率設置下，adc的噪聲水平足夠的低，如果adc要在串行接口上輸出24位以上數據，則有效分辨率優于24位。除非有數據輸出字的限制，否則有效分辨率總是比無噪聲分辨率好2.7 位。噪聲整形使δ-
數據的有效位應在13位以上。ad公司推出的由緩沖器和增益可編程放大器（pga）、σ－δ調節器、可編程數字濾波器等組成的16位ad7705/06能直接將傳感器檢測到的微小信號進行a/d轉換,其具有高分辨率、寬動態范圍、自校準、優良的抗噪聲性能以及低電壓低功耗等特點,適合于稱重系統中下微機信號處理的需要。設計中,我們確定ad7705的相應參數取：輸出數據更新速率：50hz; 系統增益：64; 有效分辨率：15位。2 硬件設計要滿足前面確定的ad7705參數,設計中ad7705的主時鐘取：fclk =2.4576mhz。ad7705的串行數據接口包括5個：片選輸入口 ,串行施密特邏輯輸入時鐘sclk,數據輸入口din,轉換數據輸出口dout,指示數據準備就緒的狀態信號輸出口 。其中當 為低電平時,轉換數據可讀取;否則不可讀取。設計中 可由at89c51選中實現,也可接地;本設計中將 接地。sclk 有兩種基本的接線方式：①sclk接at89c51的p2口中未用的管腳（比如接p2.2）,數據輸入、輸出端din、dout一同接p2口中未用的另一管腳（比如：p2.3）。在該種連接方式下,只能用手工編程模擬ad770
i/o口porta和portb，其中porta是鍵盤模塊的接口，可產生鍵盤中斷。單片機的串口通信，由其sci異步串行模塊外接max232實現。2.2 單片機的固件開發單片機的固件程序用匯編語言編寫，使用p&ewin-ide編譯器進行編譯。程序的流程如圖3所示。單片機的初始化，包括對基本配置、sci串口和時鐘tim1等部分的初始化，如表1所列。表1 固件程序的初始化地 址寄存器值描 述$001econfig101屬性設置$001fconfig23d$0036pctl71鎖相環（產生2.4576mhz內部總線時鐘）$0037pbwce0$0038pmsh01$0039pmsl2c$003apmrs80$0013sccr140sci（9600bps雙向傳輸速率）$0014sccr20c$0019baud02$0023t1modh1etim1時鐘（溢出中斷10次/s）$0024t1modl00$0020t1sc55如流程圖所示，固件程序在完成初始化后，就會嘗試與pocket pc建立連接。在向pocket pc發送設備標識字節，并且反饋回正確的驅動字節后，認為成功建立了連接。之后，程序置位中斷允
loff+：失調校正正輸入引腳； dgnd：數字地引腳； vdd：數字電源電壓輸入引腳。； int：中斷輸出引腳； dout：串行數據輸出引腳； din：串行數據輸入引腳； sclk：串行時鐘輸入引腳； 3 內部結構 max1403的內部功能結構圖如圖2所示。 4 主要參數 主要參數說明如下： 4.1 工作參數 max1403的推薦工作參數如下： ●模擬電源電壓（v+）：2.7v～3.6v； ●數字電源電壓（vdd）：2.7v～3.6v； ●參考電壓：1.25v； ●時鐘頻率：2.4576mhz； ●無漏碼精度：16位； ●模擬輸入電壓：（vagnd-30mv）～（v++30mv）； ●數字輸入電壓：0.4v～2v； ●數字輸出電壓：0.4v～（vdd-0.3v）； ●工作溫度： max1403ca1：0～+70℃； max1403ea1：-40～+85℃； ●功耗：2～22mw； 4.2 極限參數 下面是max1403 adc芯片的極限參數。 ●模擬電源電壓（v+）：-0.3v～+6v； ●數字電源電壓（vdd）：-0.3v～+6v； ●模擬地與數字地間的電壓：-0.3v～+0.
據的有效位應在13位以上。ad公司推出的由緩沖器和增益可編程放大器（pga）、σ－δ調節器、可編程數字濾波器等組成的16位ad7705/06能直接將傳感器檢測到的微小信號進行a/d轉換,其具有高分辨率、寬動態范圍、自校準、優良的抗噪聲性能以及低電壓低功耗等特點,適合于稱重系統中下微機信號處理的需要。設計中,我們確定ad7705的相應參數取： 輸出數據更新速率：50hz;系統增益：64;有效分辨率：15位。 2 硬件設計 要滿足前面確定的ad7705參數,設計中ad7705的主時鐘取：fclk =2.4576mhz。 ad7705的串行數據接口包括5個：片選輸入口 ,串行施密特邏輯輸入時鐘sclk,數據輸入口din,轉換數據輸出口dout,指示數據準備就緒的狀態信號輸出口 。其中當 為低電平時,轉換數據可讀取;否則不可讀取。 設計中 可由at89c51選中實現,也可接地;本設計中將 接地。 sclk有兩種基本的接線方式：①sclk接at89c51的p2口中未用的管腳（比如接p2.2）,數據輸入、輸出端din、dout一同接p2口中未用的另一管腳（比如：p2.3）。在該種連接方式下,只能用手工編程模擬ad7
re:應該可以,但要求fpclk為2.4576mhz的倍數(如5倍),否則輸出頻率不能設置得很準確. 設置pwmpr=0,pwm定時器的時鐘源為fpclk.
聯系人：
聯系方式：
